PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-294543

(43) Date of publication of application: 19.10.1992

(51)Int.CI.

H01L 21/331 H01L 29/73 H01L 21/28

(21)Application number: 03-083373

(71)Applicant: NEC CORP

(22)Date of filing:


22.03.1991

(72)Inventor: TSUZUKI ORIE

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To enable the capacitance between a base and a collector to be reduced and a device to be speeded up by increasing the distance between a conductor for a base electrode lead-out and an epitaxial layer without extending an external base region in a bipolar transistor for leading out the emitter region from a region which is surrounded by the base electrode. CONSTITUTION: An area between an epitaxial layer 3 and a first polycrystal silicon film 7 which is a base electrode is in a multilayer structure of a first nitriding film 5 and a first oxide film 6, and polysilicon is buried in two stages and then is connected to a base layer. At this time, by making thin the first nitriding film 5, a second undercut portion 12 for determining an external base region can be reduced and the distance between the epitaxial layer 3 and the first polycrystal silicon film 7 can be increased by the first oxide film 6, thus enabling the capacitance between the base and collector to be reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(19) D本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平4-294543

(43)公開日 平成4年(1992)10月19日

| (51) Int.Cl. ⁵ H 0 1 L | | 識別記号 | 庁内整理番号 | FI | | | 技術表示箇所 |
|--------------------------------------|----------------|-------|------------------------|------|-------|-----|---------------|
| | 29/73 21/28 | 301 A | 7738 – 4M 7377 – 4M | H01L | 29/72 | | |
| | | | | | 審査請求 | 未請求 | 請求項の数1(全 6 頁) |

(21)出願番号

特願平3-83373

(22)出願日

平成3年(1991)3月22日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 都筑 織衛

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 菅野 中


(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】 ペース電極で囲まれた領域からエミッタ電極 を引出すパイポーラトランジスタにおいて、外部ベース 領域を広げることなくベース電極引出し用導体とエピタ キシャル層の距離を増加させベースーコレクタ間容量を 低減し、装置の高速化を図る。

【構成】 エピタキシャル層3とベース電極である第1 多結晶シリコン膜7の間を、第1室化膜5, 第1酸化膜 6の多層構造にして2段階でポリシリを埋込み、ペース 層と接続する。このとき、第1窒化膜5を薄膜化するこ とにより、外部ペース領域を決定する第2アンダーカッ ト部12を縮小することができ、また第1酸化膜6によ りエピタキシャル層3とベース電極である第1多結晶シ リコン膜7の距離を大きくしベースーコレクタ間容量を 低減する。





1

【特許請求の範囲】

【請求項1】 第1絶縁膜形成工程と、第2絶縁膜形成 工程と、第1導電膜形成工程と、第3 絶縁膜形成工程 と、閉口形成工程と、第1アンダーカット形成工程と、 第2導電膜埋込工程と、第2アンダーカット形成工程 と、接続領域形成工程とを有し、ペース電極で囲まれた 領域内からエミッタ電極を引き出すバイポーラトランジ スタを有する半導体装置の製造方法であって、第1絶縁 膜形成工程は、半導体基板上に第1の絶縁膜を設ける工 程であり、第2絶縁膜形成工程は、第1の絶縁膜上に、 第1の絶縁膜に対してエッチング選択性を持つ第2の絶 縁膜を設ける工程であり、第1導電膜形成工程は、第2 の絶縁膜上に第1の導電膜を設ける工程であり、第3の 絶縁膜形成工程は、第1の導電縁膜上に第3の絶縁膜を 設ける工程であり、 開口形成工程は、第3の絶縁膜に第 2の絶縁膜に達する開口部を選択的に設ける工程であ り、第1アンダーカット形成工程は、関口部を通して第 2の絶縁膜をエッチングし第1の絶縁膜を露出させ横方 向にもエッチングを進め第1のアンダーカット部を設け る工程であり、第2導電膜埋込工程は、少なくとも第1 20 のアンダーカット部の一部に第2の導電膜を埋め込む工 程であり、第2アンダーカット形成工程は、閉口部を通 して第1の絶縁膜をエッチングし半導体基板を露出させ 横方向にもエッチングを進め第2のアンダーカット部を 設ける工程であり、接続領域形成工程は、少なくとも第 2のアンダーカット部の一部に第3の導電膜を埋め込 み、ベースとの接続領域を形成する工程であることを特 徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に 関し、特にバイポーラトランジスタを有する半導体装置 の製造方法に関する。

[0002]

【従来の技術】図3A、図3Bに従来のnpn型バイポーラトランジスタの製造方法を示す。図3A(a)に示すように、P型半導体基板1に埋込n(プラス)領域2,埋込p(プラス)領域(図では省略)を形成し、n型エピタキシャル層3を1μm程度の膜厚で形成する。次に選択酸化により案子分離酸化膜4を形成した後、全40面に第1酸化膜6を0.2μm程度形成する。次に前記第1酸化膜6上に第1多結晶シリコン膜7を0.2μm程度形成する。次にP型不純物であるポロンを前記第1多結晶シリコン膜7へイオン注入法を用いて導入しベース電極としてパターニングする。次に第1シリコン室化膜5を全面に0.1μm程度形成する。

【0003】次に図3A(b)に示すように、ベース活 膜の膜厚を厚くした場合、第1室化膜の性領域及びエミッタ領域の各々を形成するための開口部 グ量を抑え、外部ベース拡散領域を縮小10を設け、第1酸化膜6を露出させる。次に第1シリ とベース引出し電極とを接続するためにコン窒化膜5をマスクにして開口部10において露出し 50 結晶シリコン膜の抵抗が増加してしまう。

ている第1酸化膜6をエッチングし横方向にもエッチン

グを進め、第1アンダーカット部11を設ける。次に第 1アンダーカット部11が埋め込まれるように第2多結 晶シリコン膜12を形成する。

【0004】次に図3A(c)に示すように、第1アンダーカット部11に埋め込まれた部分を除いて第2多結晶シリコン膜12をエッチングし、ベース活性領域及びエミッタ領域となるエピタキシャル層3を露出させる。

【0005】次に図3B(d)に示すように、ポロンを含んだシリコン酸化膜であるBSG膜15を気相成長法により被着する。次に熱処理を施し前記BSG膜15に含まれるボロンをエピタキシャル層3へ導入し活性ベース領域であるp⁻ 領域16を形成する。また、このとき同時に、第1多結晶シリコン膜7に導入されたポロンを、第1アンダーカット部11に埋め込まれた第2多結晶シリコン膜12を通してエピタキシャル層3へ導入し、外部ペース領域であるp(プラスプラス)領域17を形成する。

【0006】次に図3B(e)に示すように、異方性エ

ッチングを用いてBSG膜15をエッチングし、開口部
10の側壁部のみに残し、エミッタ領域となるエピタキシャル層3を露出させる。次にN型不純物であるヒ素を
導入した第4多結晶シリコン膜18を全面に形成した
後、エミッタ領域として表面が露出しているエピタキシャル層3と接続するようにパターニングしてエミッタ電極を形成する。次に熱処理を施し第3多結晶シリコン膜14からヒ素をエピタキシャル層3へ導入し、エミッタ領域であるn(プラス)領域19を形成する。このとき同時に開口部10の側壁部に残っているBSG膜15よ

りボロンが導入され、活性ペース領域であるp-領域16と外部ペース領域であるp(プラスブラス)領域17を接続するためのリンクペース領域であるp(プラス)領域20を形成する。

[0007]

【発明が解決しようとする課題】この従来の半導体装置の製造方法において、ベースーコレクタ間容量は、外部ベース領域及びベース引出し電極である第1多結晶シリコン膜と、前記エピタキシャル層のn型領域との容量が支配的である。

0 【0008】このペース-コレクタ間容量を低減してトランジスタの高速化を図るためには、外部ペース領域の面積を縮小しペース引出し電極である第1多結晶シリコン膜とエピタキシャル層のn型領域との距離を増加する必要がある。

【0009】しかし、第1多結晶シリコン膜とエピタキシャル層のn型領域との距離を増加するために第1室化膜の膜厚を厚くした場合、第1室化膜のサイドエッチング量を抑え、外部ペース拡散領域を縮小すると、ペースとペース引出し電極とを接続するために埋め込まれた多結晶シリコン膜の抵抗が増加してしまう。

3

【0010】逆に、第1窒化膜の膜厚を薄くして抵抗を 減少させても、第1多結晶シリコン膜とエピタキシャル 層のn型領域との距離が減少してしまい、容易にベース -コレクタ間容量を低減することができないという欠点 があった。

【0011】本発明の目的は、前記課題を解決した半導 体装置の製造方法を提供することにある。

[0012]

【課題を解決するための手段】前記日的を達成するた め、本発明に係る半導体装置の製造方法においては、第 10 1 絶縁膜形成工程と、第2 絶縁膜形成工程と、第1 導電 膜形成工程と、第3絶縁膜形成工程と、開口形成工程 と、第1アンダーカット形成工程と、第2導電膜埋込工 程と、第2アンダーカット形成工程と、接続領域形成工 程とを有し、ベース電極で囲まれた領域内からエミッタ 電極を引き出すバイポーラトランジスタを有する半導体 装置の製造方法であって、第1 絶縁膜形成工程は、半導 体基板上に第1の絶縁膜を設ける工程であり、第2絶縁 膜形成工程は、第1の絶縁膜上に、第1の絶縁膜に対し てエッチング選択性を持つ第2の絶縁膜を設ける工程で 20 あり、第1導電膜形成工程は、第2の絶縁膜上に第1の 導電膜を設ける工程であり、第3の絶縁膜形成工程は、 第1の導電縁膜上に第3の絶縁膜を設ける工程であり、 開口形成工程は、第3の絶縁膜に第2の絶縁膜に達する 開口部を選択的に設ける工程であり、第1アンダーカッ ト形成工程は、開口部を通して第2の絶縁膜をエッチン グレ第1の絶縁膜を露出させ横方向にもエッチングを進 め第1のアンダーカット部を設ける工程であり、第2導 電膜埋込工程は、少なくとも第1のアンダーカット部の 一部に第2の導電膜を埋め込む工程であり、第2アンダ 30 ーカット形成工程は、開口部を通して第1の絶縁膜をエ ッチングし半導体基板を露出させ横方向にもエッチング を進め第2のアンダーカット部を設ける工程であり、接 続領域形成工程は、少なくとも第2のアンダーカット部 の一部に第3の導電膜を埋め込み、ベースとの接続領域 を形成する工程である。

[0013]

【作用】半導体基板上に第1の絶縁膜を設け、第1の絶 縁膜上に、第1の絶縁膜に対してエッチング選択性を持 つ第2の絶縁膜を設け、第2の絶縁膜上に第1の導電膜 40 を設け、第1の導電緑膜上に第3の絶緑膜を設け、第3 の絶縁膜に第2の絶縁膜に達する開口部を選択的に設 け、関口部を通して第2の絶縁膜をエッチングし、第1 の絶縁膜を露出させ横方向にもエッチングを進め第1の アンダーカット部を設け、少なくとも第1のアンダーカ ット部の一部に第2の導電膜を埋め込み、開口部を通し て第1の絶縁膜をエッチングし半導体基板を露出させ横 方向にもエッチングを進め第2のアンダーカット部を設 け、少なくとも第2のアンダーカット部一部に第3の導

る。

[0014]

【実施例】次に、本発明について図面を参照して説明す る。

【0015】 (実施例1) 図1は、本発明の実施例1を 製造工程順に示す断面図である。

【0016】図1A(a)に示すように、P型半導体基 板1に埋込n (プラス) 領域2, 埋込p (プラス) 領域 (図では省略)を形成し、n型エピタキシャル層3を1 μm程度の膜厚で形成する。次に選択酸化により素子分 離酸化膜4を形成する。次に全面に第1窒化膜5を0. 1μm程度形成する。この第1窒化膜5の形成前に露出 したエピタキシャル層3を酸化して0.01μm程度の 酸化膜を形成し、窒化膜とエピタキシャル層の緩衝材と して用いてもよい(本実施例では省略)。次に第1窒化 膜5上に第1酸化膜6を0.5μm程度形成し、第1酸 化膜6上に第1多結晶シリコン膜7を0.2μm程度形 成する。次にP型不純物であるポロンを第1多結晶シリ コン膜?ヘイオン注入法を用いて導入し、ペース電極と してパターニングする。次に第2酸化膜8を全面に0. 1 μm程度形成する。次に第2室化膜9を全面に0.1 μm程度形成する。

【0017】次に図1A(b)に示すように、ペース括 性領域及びエミッタ領域の各々を形成するための開口部 10を設け、第1酸化膜6を露出させる。次に第2シリ コン室化膜9をマスクにして、開口部10において露出 している第1酸化膜6をエッチングし横方向にもエッチ ングを進め第1アンダーカット部11を設ける。次に第 1アンダーカット部11が埋め込まれるように第2多結 晶シリコン膜12を形成する。

【0018】図1A(c)に示すように、第1アンダー カット部11に埋め込まれた部分を除いて第2多結晶シ リコン膜12をエッチングし第1室化膜5を露出させ

【0019】図1B(d)に示すように、第2酸化膜8 をエッチングストッパーにして第2室化膜9及び閉口部 10において露出している第1室化膜5をエッチングし 横方向にもエッチングを進め第2アンダーカット部13 を設ける。次に第2アンダーカット部13が埋め込まれ るように第3多結晶シリコン膜14を形成する。次に第 2アンダーカット部13に埋め込まれた部分を除いて第 3多結晶シリコン膜14をエッチングし、ペース活性領 域及びエミッタ領域となるエピタキシャル層3を露出さ

【0020】図1B(e)に示すように、ポロンを含ん だシリコン酸化膜であるBSG膜15を気相成長法によ り被着する。次に熱処理を施しBSG膜15に含まれる ポロンをエピタキシャル層3へ導入し、活性ペース領域 である p- 領域 1 6 を形成する。また、このとき同時 電膜を埋め込みベースとの接続領域を形成するものであ 50 に、第1多結晶シリコン膜7に導入されたポロンを、第

5

1アンダーカット部11に埋め込まれた第2多結晶シリ コン膜12及び第2アンダーカット部13に埋め込まれ た第3多結晶シリコン膜14を通してエピタキシャル層 3へ導入し外部ペース領域であるp(プラスプラス)領 域17を形成する。

【0021】図1B(f)に示すように、異方性エッチ ングを用いてBSG膜15をエッチングし関口部10の 側壁部のみに残し、エミッタ領域となるエピタキシャル 層3を露出させる。次に第4多結晶シリコン膜18を全 面に形成した後、N型不純物であるヒ素をイオン注入法 10 を用いて導入し、エミッタ領域として表面が露出してい るエピタキシャル層3と接続するようにパターニングし てエミッタ電極を形成する。次に熱処理を施し、第4多 結晶シリコン膜18からヒ素をエピタキシャル層3へ導 入し、エミッタ領域であるn(プラス)領域19を形成 する。このとき同時に開口部10の側壁部に残っている BSG膜15よりポロンが導入され、活性ベース領域で あるp-領域16と外部ペース領域であるp(プラスプ ラス) 領域17を接続するためのリンクペース領域であ るp(プラス)領域20を形成する。

【0022】 (実施例2) 図2は本発明の実施例2を製 造工程順に示す断面図である。本実施例は、ベースの形 成に選択エピタキシャル成長を用いたパイポーラトラン ジスタに適用した場合である。

【0023】図1A(c)までの工程を実施例1と同様 に行った後、図2(a)に示すように第2酸化膜8をエ ッチングストッパーにして第2室化膜9及び閉口部10 において露出している第1室化膜5をエッチングしてエ ピタキシャル層3を露出させ、横方向にもエッチングを 進め第2アンダーカット部13を設ける。次に選択エピ 30 4 素子分離酸化膜 タキシャル成長法を用いて露出しているエピタキシャル 層3上にP型不純物であるポロンを含んだ選択エピタキ シャル層21を0.05μm成長する。このとき同時に 開口部10及び第2アンダーカット部13の上方に露出 している第2多結晶シリコン膜12及び第1多結晶シリ コン膜7からも第3多結晶シリコン膜14が成長し、選 択エピタキシャル層21と接続される。

【0021】図2(b)に示すように、第3室化膜22 を全面に 0. 2 μm程度形成した後、異方性エッチング によりエッチパックして開口部10の側壁部のみに残 40 す。次に第4多結晶シリコン膜18を全面に形成した 後、N型不純物であるヒ素をイオン注入法を用いて導入 し、エミッタ領域として表面が露出している選択エピタ キシャル層21と接続するようにパターニングしてエミ ッタ電極を形成する。次に熱処理を施し、第4多結晶シ リコン膜18からヒ素を選択エピタキシャル層21へ導 入し、エミッタ領域であるn (プラス) 領域19を形成 する。

【0025】本実施例のように選択エピタキシャル成長 法を用いてペース層を形成する場合、ベース層の厚さ は、n型エピタキシャル層とペース電極引出用ポリシリ コンの距離により決定される。したがって、超高速パイ ポーラトランジスタを実現するために極薄ペース層を形 成すると、第1窒化膜厚は一層薄膜化され、本発明によ りコレクターペース電極引出用ポリシリコン間の容量を 低減することは、高速化に有効である。

6

[0026]

【発明の効果】以上説明したように本発明は、nが多エ ピタキシャル層とベース電極引出用ポリシリコン間の絶 縁膜を多層にし、2段階でポリシリコンを埋め込んでペ 一ス層と接続することにより、外部ペース領域を広げる ことなく、コレクターペース電極引出用ポリシリコン間 の距離を増加することができ、ベースーコレクタ間容量 を低減してバイポーラトランジスタの高速化を容易に実 現できる。

【図面の簡単な説明】

【図1A】本発明の実施例1を製造工程順に示す断面図 **20** である。


【図1B】本発明の実施例1を製造工程順に示す断面図 である。


【図2】本発明の実施例2を製造工程順に示す断面図で ある。

【図3】従来例を製造工程順に示す断面図である。 【符号の説明】


- 1 P型半導体基板
- 2 埋込n (プラス) 領域
- 3 エピタキシャル層
- - 5 第1窒化膜
 - 6 第1酸化膜
 - 7 第1多結晶シリコン膜
 - 8 第2酸化膜
 - 9 第2室化膜
 - 10 開口部
 - 11 第1アンダーカット部
 - 12 第2多結晶シリコン膜
 - 13 第2アンダーカット部
 - 14 第3多結晶シリコン膜
 - 15 BSG膜
 - 16 p-領域
 - 17 p (プラスプラス) 領域
 - 18 第4多結晶シリコン膜
 - 19 n (プラス) 領域
 - 20 p (プラス) 領域
 - 21 選択エピタキシャル層
 - 22 第3窒化膜


【図1A】






【図1B】








[図2]



[図3A]







[図3B]

